Seminar barebox – Board-Portierung für neue Hardware

Eine neue Hardwareplattform erfordert mehr als das Anpassen eines Device Trees. Das Seminar führt durch die vollständige Board-Portierung von der BootROM-Schnittstelle über frühe Speicherinitialisierung und Gerätetreiber bis zu bootfähigen, testbaren und wartbaren Images.

Inhaltsübersicht

• Zielsetzung
• Zielgruppe
• Voraussetzungen
• Seminarinhalte
• Praxisübungen
• Methodik

Zielsetzung

• eine vorhandene SoC- oder Boardbasis belastbar auswählen und abgrenzen
• PBL, Low-Level-Initialisierung und Speicheraufbau für das Zielboard umsetzen
• Device Tree, Treiber, Bootmedien und Schnittstellen schrittweise aktivieren
• Images reproduzierbar bauen, testen, diagnostizieren und für die Pflege vorbereiten

Zielgruppe

BSP-Entwickler, Embedded-Softwareentwickler, Systemarchitekten und technische Integratoren mit Verantwortung für neue Boards.

Voraussetzungen

Sichere C-Kenntnisse, Erfahrung mit Cross-Compilern, Device Tree und Embedded-Linux-BSPs. Zugriff auf Schaltplan, Datenblätter und ein geeignetes Debug-Interface ist für eigene Hardwareübungen erforderlich.

Seminarinhalte

1. Schritt 1: Hardwaredossier und Bootvoraussetzungen erstellen

   Der Abschnitt ordnet „Hardwaredossier und Bootvoraussetzungen erstellen“ in den Gesamtprozess ein. Zunächst werden Voraussetzungen und Abhängigkeiten erfasst. Danach werden die Arbeitspunkte am System umgesetzt, geprüft und mit eindeutigen Abbruchkriterien dokumentiert.

   • BootROM-Modi und Imageformat
   • Speicher- und Peripherieübersicht
   • UART, JTAG oder OpenOCD als Rettungspfad
2. Schritt 2: Referenzplattform und Codepfad auswählen

   Ausgehend von einem definierten Ausgangszustand wird „Referenzplattform und Codepfad auswählen“ schrittweise aufgebaut. Konfiguration, Laufzeitverhalten und typische Fehlersignale werden miteinander verglichen. Der fertige Ablauf bleibt reproduzierbar und für weitere Projektphasen verwendbar.

   • bestehende Defconfigs und Images
   • SoC-Familiencode und Boardcode
   • Wiederverwendung ohne verdeckte Abhängigkeiten
3. Schritt 3: PBL und frühen Einstieg implementieren

   Im Mittelpunkt steht „PBL und frühen Einstieg implementieren“. Die zugehörigen Daten, Ressourcen und Zustandsübergänge werden sichtbar gemacht, anschließend praktisch verändert und danach gegen den erwarteten Sollzustand validiert.

   • Startadresse und Vektoren
   • frühe UART-Ausgabe
   • Relokation und Übergabedaten
4. Schritt 4: DRAM, Takte und Resetdomänen stabilisieren

   Für „DRAM, Takte und Resetdomänen stabilisieren“ wird eine feste Prüfreihenfolge verwendet. Jeder Teilschritt erhält Eingangsdaten, eine konkrete Aktion, erwartete Ausgaben und einen definierten Fehlerpfad. Dadurch entstehen belastbare Diagnose- und Integrationsschritte.

   • DDR-Initialisierung und Speichertest
   • Clock- und Reset-Controller
   • Fehlergrenzen bei Varianten
5. Schritt 5: Device Tree für das Board aufbauen

   Der Abschnitt ordnet „Device Tree für das Board aufbauen“ in den Gesamtprozess ein. Zunächst werden Voraussetzungen und Abhängigkeiten erfasst. Danach werden die Arbeitspunkte am System umgesetzt, geprüft und mit eindeutigen Abbruchkriterien dokumentiert.

   • Knotenstruktur und compatible
   • pinctrl, clocks, resets und supplies
   • Partitionen, MAC-Adressen und reservierter Speicher
6. Schritt 6: Treiber und Bootmedien in Betrieb nehmen

   Ausgehend von einem definierten Ausgangszustand wird „Treiber und Bootmedien in Betrieb nehmen“ schrittweise aufgebaut. Konfiguration, Laufzeitverhalten und typische Fehlersignale werden miteinander verglichen. Der fertige Ablauf bleibt reproduzierbar und für weitere Projektphasen verwendbar.

   • MMC, SPI-NOR, NAND oder UBI
   • Ethernet, USB und GPIO
   • Geräteprüfung und persistente Umgebung
7. Schritt 7: Multi-Image und BootROM-Format erzeugen

   Im Mittelpunkt steht „Multi-Image und BootROM-Format erzeugen“. Die zugehörigen Daten, Ressourcen und Zustandsübergänge werden sichtbar gemacht, anschließend praktisch verändert und danach gegen den erwarteten Sollzustand validiert.

   • Image-Zusammenbau
   • Boarderkennung und Variantenauswahl
   • Größen-, Adress- und Alignmentregeln
8. Schritt 8: Test, Recovery und Wartbarkeit absichern

   Für „Test, Recovery und Wartbarkeit absichern“ wird eine feste Prüfreihenfolge verwendet. Jeder Teilschritt erhält Eingangsdaten, eine konkrete Aktion, erwartete Ausgaben und einen definierten Fehlerpfad. Dadurch entstehen belastbare Diagnose- und Integrationsschritte.

   • Power-Cycle- und Dauerlauftests
   • Fallback über USB, Netzwerk oder Debugger
   • Patchstruktur und Pflegeplan

Praxisübungen

• Portierungsplan aus einem Hardwaredossier ableiten
• PBL-Ausgaben und frühe Speicherfehler diagnostizieren
• Device-Tree-Knoten in einer festgelegten Aktivierungsreihenfolge ergänzen
• Bootmedium und persistente Umgebung einrichten
• Boardimage bauen, prüfen und über einen Recovery-Pfad starten

Methodik

Das Seminar folgt einem durchgängigen Projektaufbau. Architektur, Konfiguration, Implementierung, Diagnose und Tests werden in einer gemeinsamen Referenzumgebung fortgeschrieben. Jeder Tag endet mit einem überprüften Zwischenstand und einer klaren Ausgangslage für den nächsten Themenblock.