Seminar CHIPSEC – SMM, SMRAM und SMI-Handler absichern

Das zweitägige Seminar behandelt System Management Mode als besonders privilegierte Runtime-Schicht. Zwei Tage sind erforderlich, um SMRAM-Konfiguration, TSEG, SMRR, DMA-Schutz, Locks, SMI-Quellen, CommBuffer und kontrollierte Handlerprüfungen zusammenhängend zu analysieren.

Inhaltsübersicht

• Lernziele und fachliche Einordnung
• Schrittweise Seminarinhalte
• Praxisübungen und Laborszenarien
• Zielgruppe und Voraussetzungen
• Didaktik und Arbeitsweise

Lernziele

• SMM, SMRAM, SMI und ihre Vertrauensgrenzen technisch einordnen.
• SMRAM-, TSEG-, SMRR- und Lock-Konfigurationen bewerten.
• DMA-Abdeckung und Speichergrenzen gegen Umgehungsmöglichkeiten prüfen.
• SMI-Quellen, Kommunikationspuffer und Pointervalidierung methodisch untersuchen.
• SMM-Befunde mit Maßnahmen, Recovery und Retest dokumentieren.

Schrittweise Seminarinhalte

1. SMM-Architektur und Bedrohungsmodell

Schwerpunkt: SMM-Eintritt, SMRAM, TSEG, Handler, SMI-Quellen, Betriebssystemgrenze, Firmwaredienste und typische Fehlkonfigurationen.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „SMM-Architektur und Bedrohungsmodell“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von SMM-Eintritt, SMRAM, TSEG, Handler, SMI-Quellen, Betriebssystemgrenze, Firmwaredienste und typische Fehlkonfigurationen erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis ein vollständiges SMM-Vertrauensmodell erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

2. SMRAM-Zustand und Locks

Schwerpunkt: D_OPEN, D_LCK, Kompatibilitäts-SMRAM, TSEG-Größe, Adressgrenzen, Lock-Zeitpunkt und Plattformvarianten.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „SMRAM-Zustand und Locks“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von D_OPEN, D_LCK, Kompatibilitäts-SMRAM, TSEG-Größe, Adressgrenzen, Lock-Zeitpunkt und Plattformvarianten erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis einen belastbaren SMRAM-Konfigurationsbefund erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

3. SMRR, Cache- und Speicherabdeckung

Schwerpunkt: SMRR-Basis und Maske, Mehrprozessorvergleich, TSEG-Abdeckung, Cacheattribute, Remapping und Inkonsistenzen.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „SMRR, Cache- und Speicherabdeckung“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von SMRR-Basis und Maske, Mehrprozessorvergleich, TSEG-Abdeckung, Cacheattribute, Remapping und Inkonsistenzen erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis eine verifizierte SMRR- und Abdeckungsanalyse erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

4. DMA-Schutz und SMM-Codeprüfung

Schwerpunkt: IOMMU-Bezug, SMM DMA Protection, geschützte Bereiche, Codezugriff, unerwartete Speicherbereiche und Lock-Zustände.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „DMA-Schutz und SMM-Codeprüfung“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von IOMMU-Bezug, SMM DMA Protection, geschützte Bereiche, Codezugriff, unerwartete Speicherbereiche und Lock-Zustände erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis einen priorisierten SMM-DMA- und Codebefund erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

5. SMI-Quellen und Handlerkommunikation

Schwerpunkt: SMI-Konfiguration, Locks, CommBuffer, Pointer und Längen, MMIO-Bezug, WSMT-Kontext und kontrollierte Negativtests.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „SMI-Quellen und Handlerkommunikation“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von SMI-Konfiguration, Locks, CommBuffer, Pointer und Längen, MMIO-Bezug, WSMT-Kontext und kontrollierte Negativtests erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis eine methodische SMI-Handler-Prüfung erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

6. Findings, Recovery und Retest

Schwerpunkt: instabile Reaktionen, Abbruch, externer Recovery-Pfad, Firmwareupdate, Kompensationsmaßnahmen, Evidenz und Wiederholungsprüfung.

1. Zielzustand, Verantwortlichkeiten, Aussagegrenzen und Kontrollkriterien für „Findings, Recovery und Retest“ festlegen.
2. Benötigte Evidenz und Entscheidungsdaten anhand von instabile Reaktionen, Abbruch, externer Recovery-Pfad, Firmwareupdate, Kompensationsmaßnahmen, Evidenz und Wiederholungsprüfung in einer prüfbaren Struktur erfassen.
3. Technische Ergebnisse nach Ursache, Auswirkung, Reichweite und Verlässlichkeit bewerten.
4. Maßnahmen, Ausnahmen, Freigaben und Retestkriterien mit Positiv- und Negativfällen operationalisieren.
5. Als Arbeitsergebnis ein SMM-Härtungs- und Retest-Runbook dokumentieren, fachlich abnehmen und in den Regelprozess überführen.

Praxisübungen und Laborszenarien

• Analyse von SMRAM-, TSEG- und Lock-Zuständen auf einer Laborplattform.
• Prüfung von SMRR und Abdeckung über mehrere logische Prozessoren.
• Bewertung von SMM-DMA-Schutz und vorbereiteten Code- beziehungsweise Adressabweichungen.
• Entwurf eines kontrollierten Prüfplans für SMI-Handler und CommBuffer.

Zielgruppe und Voraussetzungen

Zielgruppe: Firmware Security, BIOS Engineering, Vulnerability Research, Hardware Security und Product Security.

Voraussetzungen: Gute Kenntnisse in x86-Speicherarchitektur, Firmware und privilegierten Betriebsmodi sowie sichere CHIPSEC-Anwendung.

Didaktik und Arbeitsweise

Der erste Tag bleibt auf Zustands- und Schutzprüfung konzentriert. Der zweite Tag ergänzt Handlerkommunikation und kontrollierte Negativfälle auf dafür vorgesehenen Laborplattformen; externe Recovery und klare Abbruchkriterien sind verbindlich.