Seminar Das U-Boot: Devicetree und Hardwarebeschreibung

Einordnung

Der Kurs behandelt den Devicetree als zentrale Hardwarebeschreibung für Build, frühe Bootphasen, Driver Model und Betriebssystemübergabe. Schwerpunkt sind wartbare DTS-Strukturen, Bindings, Phasenauswahl, mehrere DTBs, Fixups, Overlays und systematische Validierung.

Inhaltsübersicht

• Devicetree-Rollen trennen
• DTS-Struktur wartbar aufbauen
• Bindings und Ressourcen beschreiben
• Phasenbezogene Devicetrees erzeugen
• Mehrere Boards und DTBs unterstützen
• Fixups und Overlays kontrollieren
• Schema- und Funktionstests automatisieren
• Praxisübungen
• Lernziele

Zielgruppe und Vorkenntnisse

Zielgruppe: BSP-Entwicklung, Embedded-C-Entwicklung, Treiberentwicklung, Hardware-Software-Integration und technische Maintainer.
Vorkenntnisse: Gute Linux- und U-Boot-Kenntnisse, Grundkenntnisse in C sowie Erfahrung mit Hardwaredatenblättern und serieller Diagnose.

1. Devicetree-Rollen trennen

Control-Devicetree, Betriebssystem-Devicetree und Buildbeschreibung werden als getrennte, abgestimmte Artefakte behandelt.

1. Schritt 1: Hardwarebeschreibung und U-Boot-spezifische Eigenschaften auseinanderhalten.
2. Schritt 2: Control-FDT und an das Betriebssystem übergebenen FDT eindeutig identifizieren.
3. Schritt 3: Gemeinsame DTSI-Bausteine und boardspezifische Ergänzungen festlegen.

2. DTS-Struktur wartbar aufbauen

Knoten, Adressen, Labels und Includes werden für Varianten ohne Kopien gestaltet.

1. Schritt 1: SoC-, Modul- und Boardebene in getrennte Include-Schichten gliedern.
2. Schritt 2: Status, Aliases und Chosen-Einträge bewusst verwenden.
3. Schritt 3: Abweichungen als kleine Overrides statt als vollständige Duplikate formulieren.

3. Bindings und Ressourcen beschreiben

Treiberanforderungen werden aus Bindings in vollständige Knoten übersetzt.

1. Schritt 1: Compatible und Pflichtproperties bestimmen.
2. Schritt 2: Clocks, Resets, Interrupts, GPIOs, Regulatoren und Pinmux verknüpfen.
3. Schritt 3: Adress- und Zellgrößen über Busgrenzen hinweg prüfen.

4. Phasenbezogene Devicetrees erzeugen

TPL, SPL und U-Boot proper erhalten nur die jeweils erforderlichen Knoten.

1. Schritt 1: Früh benötigte Geräte mit passenden Bootph-Eigenschaften markieren.
2. Schritt 2: Größe und Abhängigkeiten des SPL-Devicetrees kontrollieren.
3. Schritt 3: Fehlende Versorgung, Clock oder Parent-Knoten in frühen Phasen erkennen.

5. Mehrere Boards und DTBs unterstützen

Gemeinsame Images werden mit mehreren Hardwarevarianten verbunden.

1. Schritt 1: Auswahlkriterium für Boardrevision oder Modulvariante festlegen.
2. Schritt 2: Mehrere DTBs paketieren und Auswahl in der frühen Phase testen.
3. Schritt 3: Unbekannte Hardwarekennung in einen sicheren Fehlerpfad führen.

6. Fixups und Overlays kontrollieren

Laufzeitänderungen bleiben nachvollziehbar und werden vor der Betriebssystemübergabe validiert.

1. Schritt 1: Dynamische Werte und reservierte Speicherbereiche definieren.
2. Schritt 2: Fixups oder Overlays in festgelegter Reihenfolge anwenden.
3. Schritt 3: Endgültigen FDT ausgeben, dekompilieren und mit dem Sollzustand vergleichen.

7. Schema- und Funktionstests automatisieren

Syntax, Bindings und reale Gerätebindung werden gemeinsam geprüft.

1. Schritt 1: DTC-Warnungen und Schemafehler als Buildfehler behandeln.
2. Schritt 2: Gerätebaum und Probe-Ergebnis im Testsystem kontrollieren.
3. Schritt 3: Änderungen gegen mehrere Boards und Bootphasen regressionssicher testen.

Praxisübungen

• Aufbau einer mehrstufigen DTS/DTSI-Struktur für zwei Boardvarianten.
• Reduktion eines SPL-Devicetrees mit phasenbezogenen Eigenschaften.
• Analyse eines Probe-Fehlers durch Binding-, Clock- und Regulatorprüfung.

Lernziele

• Control- und Betriebssystem-Devicetree sicher unterscheiden.
• Wartbare DTS/DTSI-Strukturen für SoC, Modul und Board erstellen.
• Bindings und Ressourcen vollständig abbilden.
• Phasenbezogene und mehrere DTBs korrekt paketieren.
• Fixups, Overlays, Schema- und Funktionstests reproduzierbar durchführen.