Die technische Qualität der Erkennungskette beginnt bei der Hardware. Empfangsbereich, Bandbreite, Taktstabilität, Digitalisierungsqualität und die saubere Übergabe an die FPGA-Plattform bestimmen, wie belastbar spätere Auswertungen und Klassifikationen tatsächlich sind. Das Seminar vermittelt den Aufbau der Hardwareplattform, die Funktion der wichtigsten Baugruppen sowie die Abhängigkeiten zwischen RF-Frontend, ADC, Taktkonzept und Digitalanbindung. Dadurch entsteht ein belastbares Verständnis für Planung, Bewertung und technische Verbesserung des Empfangspfads.
Zielgruppe
Das Seminar richtet sich an technische Rollen, die RA-Sentinel hardwareseitig verstehen, erweitern oder diagnostizieren müssen. Es eignet sich besonders für Entwicklungs- und Integrationsumgebungen, in denen Messqualität und Reproduzierbarkeit im Vordergrund stehen.
Vorkenntnisse
Erforderlich sind Grundlagen in analoger und digitaler Hardware, bevorzugt ergänzt durch Erfahrung mit HF-Pfaden, Messpunkten, Signalqualität und der Bewertung von Takt- und Schnittstellenverhalten.
Themenschwerpunkte
- Hardwarearchitektur von RA-Sentinel vom 2,4-GHz-Empfang bis zur Übergabe an die FPGA-Plattform
- Rolle des RF-Frontends, des Downconverters, der ADC-Stufe und des Clock-Konzepts für die Erkennungskette
- Bedeutung von Bandbreite, Auflösung, Dynamik und Störabstand für spätere Merkmalsextraktion
- LVDS- und Datenpfade zwischen Digitalisierungsstufe und FPGA inklusive typischer Integrationsfragen
- Signalqualität, Initialisierung, Sensitivität, AGC-nahe Überlegungen und Stabilitätsanforderungen
- Bewertung der Hardware über Messpunkte, Prüfmuster und nachvollziehbare Vergleichsszenarien
- Technische Unterschiede zwischen Evaluationsaufbau, Prototypenstand und weiterentwickelten Baugruppen
- Abgrenzung zwischen Hardwareproblem, Firmwareproblem und Auswerteproblem
Praxisanteil
Im Praxisteil werden Blockdiagramme und Prüfpunkte systematisch aufgelöst, Mess- und Prüfstrategien abgeleitet und typische Hardwareeffekte auf die spätere Klassifikationsqualität zurückgeführt.
Seminardetails
| Dauer: | 2 Tage ca. 6 h/Tag, Beginn 1. Tag: 10:00 Uhr, weitere Tage 09:00 Uhr |
| Preis: |
Öffentlich und Webinar: CHF 1.198 zzgl. MwSt. Inhaus: CHF 3.400 zzgl. MwSt. |
| Teilnehmeranzahl: | min. 2 - max. 8 |
| Teilnehmer: | Hardwareentwickler, RF-Ingenieure, FPGA-Integratoren, Labor- und Messtechnikteams |
| Voraussetzungen: | Grundlagen in Hochfrequenztechnik, Elektronik, Takt- und Schnittstellenthemen |
| Standorte: | Basel, Bern, Luzern, Sankt Gallen, Winterthur, Zürich |
| Methoden: | Vortrag, Demonstrationen, praktische Übungen am System |
| Seminararten: | Öffentlich, Webinar, Inhaus, Workshop - Alle Seminare mit Trainer vor Ort, Webinar nur wenn ausdrücklich gewünscht |
| Durchführungsgarantie: | ja, ab 2 Teilnehmern |
| Sprache: | Deutsch - bei Firmenseminaren ist auch Englisch möglich |
| Seminarunterlage: | Dokumentation auf Datenträger oder als Download |
| Teilnahmezertifikat: | ja, selbstverständlich |
| Verpflegung: | Kalt- / Warmgetränke, Mittagessen (wahlweise vegetarisch) |
| Support: | 3 Anrufe im Seminarpreis enthalten |
| Barrierefreier Zugang: | an den meisten Standorten verfügbar |
| Weitere Informationen unter +41 (800) 225127 |
Seminartermine
Die Ergebnissliste kann durch Anklicken der Überschrift neu sortiert werden.
